Таблица N 1. Структура цикла компонентного сигнала

┌──────────────────────────────────────┬─────────────────────────┐

│ Параметры │ Значение │

├──────────────────────────────────────┼─────────────────────────┤

│Скорость передачи компонентного │ 8448 │

│сигнала │ │

├──────────────────────────────────────┼─────────────────────────┤

│Количество компонентных сигналов │ 4 │

├──────────────────────────────────────┼─────────────────────────┤

│Номинальная длительность цикла │ 44,69 │

├──────────────────────────────────────┼─────────────────────────┤

│Длина цикла │ 1536 │

├──────────────────────────────────────┼─────────────────────────┤

│Число блоков в цикле │ 4 │

├──────────────────────────────────────┼─────────────────────────┤

│Число бит в блоке │ 384 │

├──────────────────────────────────────┼─────────────────────────┤

│Число бит компонентного сигнала │ 377 или 378 │

├──────────────────────────────────────┼─────────────────────────┤

│Цикловой синхросигнал │ 1111010000 │

├──────────────────────────────────────┼─────────────────────────┤

│Значение бита аварийного сигнала для │"0" при отсутствии аварии│

│аппаратуры дальнего конца (бит 11 │и "1" при наличии аварии │

│блока 1) │ │

└──────────────────────────────────────┴─────────────────────────┘

Сигнал управления цифровым выравниванием распределенный и

занимает биты C , где j - номер объединяемого сигнала (j от 1 до

ji

4), i - номер бита управления j-ого объединяемого сигнала (i от 1

до 3). Положительное выравнивание передается комбинацией 111,

отрицательное - комбинацией 000.

3. Частота входного и выходного цифровых сигналов составляет

-6

34 368 (1 +/- 20 x 10 ) кГц.